Oscil.ladors. Casos pràctics

De wikijoan
Salta a la navegació Salta a la cerca

Introducció

Es tracta de veure diferents casos de disseny d'oscil.ladors (analògics, però totes les tècniques, dissenys i mètodes valen). Concretametn, interessa l'estudi de l'oscil.lador diferencial que utilitza el Etherwave. Però abans d'entendre aquest disseny s'haurà d'entendre dissenys més simples.

En la mesura del possible es farà la simulació amb ngspice, i es construirà el prototip.

Tots els esquemes de gschem aniran a parar a la carpeta /home/joan/projectes/electronica/gschem.

Twin-T Phase Shift Oscillator (audio)

Twin T phase shift oscillator.jpg

Oscil.lador de relaxació (audio)

Relaxation oscillator.jpg

Sidetone Oscillator with 2N3904/3906

Explicació: R2 i R3 formen un divisor de tensió (és un divisor de tensió quan els transistors estan tallats) que polaritzen a 3V aprox (2.8V) la base de VT1. VT1 es posarà a conduir quan el seu emissor estigui a 2.8+0.6=3.4V. El C1 està inicialment descarregat, i es va carregant fins que precisament arriba a 3.4V. En la gràfica es pot observar la rampa de càrrega de C1 fins que arriba a 3.4V.

El transistor VT2 (NPN) està tallat. Entre col.lector i emissor hi ha 3V. La unió NP del E-B està polaritzada en inversa i la major part dels 3V cauen aquí. La unió PN de la B-C està en directa, i per aquí cauen 0.4V (el típic de la unió BC en directa - no són 0.6V, sinó 0.4V).

Arriba un punt en què VT1 es posa a conduir. Hi ha una corrent de base a VT1 i una corrent de col.lector amplificada que passa per la unió BC de VT2, que de moment continua tallat. Ara bé, el condensador es va descarregant ràpidament i la base de VT1 sempre estarà 0.6V per sota de l'emissor. Així doncs ràpidament VT2 es posa a conduir, doncs la base ja està 0.6V per sobre de l'emissor. De fet, com s'observa a la gràfica, el fet de què VT1 es posi a conduir implica que VT2 també es posa a conduir.

Quan la base de VT1 arriba a 0V es talla, com que no hi ha corrent de base VT2 també es talla. El condensador s'ha descarregat fins a 0.6V. Tornem a l'estat inicial i torna a carregar-se el condensador, obtenint un comportament cíclic.

La forma d'ona que s'obté en l'emissor de VT1 (entre els terminals del col.lector) és una dent de serra.


Abans de què arribi a aquest punt, com que la tensió d'Emissor de VT1 augmenta, això fa que augmenti la tensió de base de VT2. VT1 es posa a conduir, però VT2 encara està tallat (VT2 no conduirà fins que la seva base sigui superior en 0.7V a la base de VT1). Per tant, encara no hi ha una corrent de col.lector de VT1. Però el que sí que condueix és la B-E de VT1, i això és un camí per tal de què el condensador es pugui descarregar (a través de R3, que ja no funciona com un divisor de tensió). La tensió de base de VT1 queda fixada a .6V per sota del col.lector, i això es veu en la gràfica que les dues tensions van baixant en paral.lel a mida que es descarrega el condensador.

nota. De fet, quan els dos transistors es posen a conduir és més aviat el comportament de dos transistors saturats.

Simulació amb LTSpice IV

Sidetone oscillator 2N3904 2N3906 ltspice.png

Amb el LTSpice IV podem exportar la netlist que se la podem comparar amb la que fem amb gschem:

* Z:\media\b04d9525-9dc5-4f0c-939f-521765d80571\home\joan\projectes\electronica\ltspice\sidetone_oscillator_with_2N3904_2N3906.asc
R1 n1 N001 120k
R2 n1 n3 22k
R3 n3 0 6.8k
C1 N001 0 0.047µ
Q§VT2 0 N002 n3 0 2N3904
Q§VT1 N002 n3 N001 0 2N3906
Vcc n1 0 12
.model NPN NPN
.model PNP PNP
.lib C:\Program Files\LTC\LTspiceIV\lib\cmp\standard.bjt
.tran 0.4ms
.backanno
.end

Els models per als transistors 2N3904 i 2N3906 es troben en el fitxer standard.bjt, i són:

.model 2N3904 NPN(IS=1E-14 VAF=100 Bf=300 IKF=0.4 XTB=1.5 BR=4 CJC=4E-12  CJE=8E-12 RB=20 RC=0.1 RE=0.1 TR=250E-9  TF=350E-12 ITF=1 VTF=2 XTF=3 Vceo=40 Icrating=200m mfg=Philips)
.model 2N3906 PNP(IS=1E-14 VAF=100 BF=200 IKF=0.4 XTB=1.5 BR=4 CJC=4.5E-12 CJE=10E-12 RB=20 RC=0.1 RE=0.1 TR=250E-9   TF=350E-12 ITF=1 VTF=2 XTF=3 Vceo=40  Icrating=200m)

Simulació amb gschem+ngsice (no funciona)

Sidetone oscillator.jpg

sidetone_oscillator_with_2N3904_2N3906.net:

La seqüència de comandes per a la simulació és:

$ gnetlist -g spice -o sidetone_oscillator_with_2N3904_2N3906.net sidetone_oscillator_with_2N3904_2N3906.sch

sidetone_oscillator_with_2N3904_2N3906.net:

* Spice netlister for gnetlist
C1 n2 0 0.047u
R3 n3 0 6.8K
R2 +12V n3 22K
R1 +12V n2 120K
VT1 n4 n3 n2 <No valid value attribute found>
VT2 0 n4 n3 <No valid value attribute found>
.END

El netlsit resultat no és correcte perquè s'ha de fer uns petits canvis, i el que funciona és:

* Spice netlister for gnetlist
Vcc n1 0 12V
C1 n2 0 0.047u
R3 n3 0 6.8K
R2 n1 n3 22K
R1 n1 n2 120K
Q1 n4 n3 n2 VT1
Q2 0 n4 n3 VT2
.MODEL VT1 PNP
.MODEL VT2 NPN
.END

Ja podem simular:

$ ngspice

ngspice 349 -> source sidetone_oscillator_with_2N3904_2N3906.net 
ngspice 350 -> tran 0.5ms 40ms 5ms
ngspice 351 -> plot n2 n3 n4

I obtinc el gràfic de dalt. Ara falta interpretar correctament els resultats i analitzar el funcionament.

NOTA. No puc interpretar correctament el gràfic perquè de fet no funciona. Tot i que es veu el comportament oscil.latori, no pot ser que el condensador agafi valors negatius. En canvi, LTSpice sí que ha funcionat: es pot interpretar correctament la gràfica. Del LTSpice he agafat el model correcte per als transistors 2N3904 i 2N3906, però a part de què hi ha paràmetres que no els reconeix, el comportament és igual.

CONCLUSIÓ: de moment no puc confiar en ngspice i hauré de treballar amb LTSpice.

Etherwave

Etherwave FPO.jpg

El primer que hem de simular i ensenyar és el FPO (Fixed Pitch Oscillator). Dóna un senyal senoidal de l'ordre de 250KHz. He intentat implementar la impedància activa variable, però no veig quin és el seu efecte i m'espatlla l'ona senoidal.

Etherwave mixer.jpg

En el mesclador es barregen les dues senyals: FPO (Fixed Pitch Oscillator) i VPO (Variable Pitch Oscillator, és a dir, l'antena). Aquestes dues senyals (de l'ordre de 200KHz) tenen una petita diferència de freqüència. Aquesta diferència és d'uns 2KHz (espectre audible).

Menció a part mereix el circuit del mesclador. Tothom sap que si barrejo dues senyals de freqüències f1 i f2, obtinc un senyal de freqüència (f1+f2)/2 modulat amb un altre senyal de freqüència f1-f2. Fent un anàlisi amb LTSpice s'entén el funcionament. El paper del diode és clau per filtrar un senyal que varia entre valors positius i negatius quedar-se només amb els valors negatius. I aleshores amb el divisor de tensió s'aconsegueix acotar els valors de tensió, i amb el condensador de 4700pF s'atenuen les altes freqüències (250K) i obtenim la gràfica senoidal en l'espectre audible, com es pot veure en la imatge.

Etherwave mix filtrat.jpg

creat per Joan Quintana Compte, juny 2012